

GigaDevice Semiconductor Inc.

GD32A711/A712xxxxxB 系列硬件开发指南

电子数据

应用笔记

0.2 版本

(2025 年 10 月)

目录

目录	2
图索引	3
表索引	4
1. 前言	5
2. 硬件设计	6
2.1. 电源系统	6
2.1.1. V_{DDA}	6
2.1.2. V_{REFP}	6
2.1.3. V_{I1_RUN}	7
2.1.4. V_{DD25}	7
2.2. 供电方案	7
2.3. 推荐去耦电路	8
2.4. 时钟	9
2.4.1. 外部高速晶体振荡时钟 (HXTAL)	9
2.4.2. 外部低速晶体振荡时钟 (LXTAL)	10
2.5. 典型外设模块	11
2.5.1. GPIO	11
2.5.2. ADC	12
2.5.3. QSPI	13
2.5.4. CAN	14
2.5.5. DAC	14
2.5.6. 待机模式唤醒电路	14
2.6. 下载调试电路	15
2.7. 参考原理图设计	17
3. PCB 布线设计	18
3.1. 电源去耦电路	18
3.2. 时钟电路	20
3.3. QSPI 电路	20
3.4. 复位电路	20
4. 封装说明	22
5. 版本历史	23

图索引

图 2-1. GD32A711/A712xxxxxB 系列电源框图.....	6
图 2-2. GD32A711/A712xxxxxB 系列推荐供电示意图	7
图 2-3. GD32A711/A712xxxxxB 系列推荐去耦电路设计	8
图 2-4. HXTAL 外部晶体电路	9
图 2-5. HXTAL 外部时钟电路	10
图 2-6. LXTAL 外部晶体电路	11
图 2-7. LXTAL 外部时钟电路	11
图 2-15. 标准 IO 的基本结构	12
图 2-16. ADC 采集电路设计	13
图 2-17. CAN 设备连接示意图	14
图 2-18. 推荐待机外部唤醒引脚电路设计	15
图 2-8. 推荐 JTAG 接线参考设计	16
图 2-9. 推荐 SWD 接线参考设计	16
图 2-10. GD32A711/A712xxxxxB 系列推荐参考原理图设计	17
图 3-1. 推荐电源引脚去耦布线设计	18
图 3-2. 同层连接走线长度推荐	19
图 3-3. LQFP 封装 V11_RUN 引脚 2.2uF 去耦电容布线参考设计	19
图 3-4. BGA 封装 V11_RUN 引脚 2.2uF 去耦电容布线参考设计	19
图 3-5. 推荐时钟引脚 Layout 设计（无源晶体）	20
图 3-6. 推荐 NRST 布线设计	21

表索引

表 1-1. 适用产品	5
表 2-1. GD32A711/A712xxxxxB 系列 VDDA 引脚.....	6
表 2-2. GD32A711/A712xxxxxB 系列 VREFP 引脚.....	7
表 2-3. GD32A711/A712xxxxxB 系列 V11_RUN 引脚	7
表 2-4. GD32A711/A712xxxxxB 系列 VDD25 引脚	7
表 2-5. 推荐去耦电容规格	8
表 2-13. $f_{ADC}=16\text{MHz}$ 采样周期与外部输入阻抗关系	13
表 2-14. QSPI 信号线描述	13
表 2-15. DAC 相关引脚描述	14
表 2-6. JTAG 下载调试接口分配	15
表 2-7. SWD 下载调试接口分配	16
表 4-1. 封装型号说明.....	22
表 5-1. 版本历史	23

1. 前言

本文是专为基于Arm® Cortex®-M7架构的32位通用MCU GD32A711/A712xxxxxB开发者提供的，对GD32A711/A712xxxxxB系列产品硬件开发做了总体介绍，如电源、复位、时钟、及下载调试等。该应用笔记的目的是让开发者快速上手使用GD32A711/A712xxxxxB系列产品，并快速进行产品硬件开发使用，节约研读手册的时间，加快产品开发进度。

本应用笔记总共分为七部分来讲述：

1. 电源，主要介绍GD32A711/A712xxxxxB系列电源管理、供电及复位功能的设计；
2. 时钟，主要介绍GD32A711/A712xxxxxB系列高、低速时钟的功能设计；
3. 典型外设模块，主要介绍GD32A711/A712xxxxxB系列主要功能模块硬件设计
4. 下载调试电路，主要介绍GD32A711/A712xxxxxB系列推荐典型下载调试电路；
5. 参考电路及PCB Layout设计，主要介绍GD32A711/A712xxxxxB系列硬件电路设计及PCB布线设计注意事项；
6. 封装说明，主要介绍GD32A711/A712xxxxxB系列所包含的封装形式及命名。

该文档也满足了基于GD32A711/A712xxxxxB系列产品应用开发中所用到的最小系统硬件资源。

表 1-1. 适用产品


类型	型号
MCU	GD32A711xx 系列
	GD32A712xx 系列

2. 硬件设计

2.1. 电源系统

GD32A711/A712xxxxxB系列设备有四个电源域，包括V_{DDA}域、2.5V域、1.1V运行域和1.1V待机域。V_{DDA}域是由V_{DDA}直接供电。内嵌的LDO_BOOT是为V₁₁域供电，用于MCU启动和在低压运行模式工作。

图 2-1. GD32A711/A712xxxxxB 系列电源框图



2.1.1. V_{DDA}

V_{DDA}域为大部分IO口及内部模拟电路供电。V_{DDA}引脚必需外部供电，典型工作电压是3.3V或5V。V_{DDA}引脚的去耦电容请参考[图2-3. GD32A711/A712xxxxxB 系列推荐去耦电路设计](#)。

表2-1. GD32A711/A712xxxxxB系列V_{DDA}引脚

引脚名称	典型工作电压	引脚号			
		LQFP64	LQFP100	LQFP144	LQFP176
VDDA	3.3V or 5V	7/41	10/37/62/87	12/32/50/66/89/107/ 126/141	18/39/58/78/111/131/ 155/173

2.1.2. V_{REFP}

ADC参考电压输入引脚，去耦电容请参考[图2-3. GD32A711/A712xxxxxB 系列推荐去耦电路设计](#)。

表2-2. GD32A711/A712xxxxxB系列VREFP引脚

引脚名称	典型工作电压	引脚号			
		LQFP64	LQFP100	LQFP144	LQFP176
VREFP	$V_{REFP} \leq V_{DDA}$	9	8	10	16
VREFN	$V_{REFN} = V_{SS}$	/	9	11	17

2.1.3. V_{11_RUN}

V_{11_RUN} 是内部生成的核心逻辑供电电压。V_{11_RUN} 引脚的去耦电容请参考 [图2-3. GD32A711/A712xxxxxB系列推荐去耦电路设计](#)。

表2-3. GD32A711/A712xxxxxB系列V_{11_RUN}引脚

引脚名称	典型工作电压	引脚号			
		LQFP64	LQFP100	LQFP144	LQFP176
V _{11_RUN}	1.14V	39/54	13/60	15/52/87/124	21/60/109/153

2.1.4. V_{DD25}


V_{DD25} 是内部生成的 flash 供电电压。V_{DD25} 引脚去耦电容请参考 [图2-3. GD32A711/A712xxxxxB系列推荐去耦电路设计](#)。

表2-4. GD32A711/A712xxxxxB系列V_{DD25}引脚

引脚名称	典型工作电压	引脚号			
		LQFP64	LQFP100	LQFP144	LQFP176
V _{DD25}	2.5V	8	11	13	19

2.2. 供电方案

图 2-2. GD32A711/A712xxxxxB 系列推荐供电示意图



2.3. 推荐去耦电路

图 2-3. GD32A711/A712xxxxxB 系列推荐去耦电路设计




表2-5. 推荐去耦电容规格

容值	规格
4.7uF	X7R MLCC 或者 钽电容
100nF	X7R MLCC
220nF	X7R MLCC
2.2uF	X7R MLCC 或者 钽电容
1uF	X7R MLCC
10nF	X7R MLCC

注意:

1. 所有去耦电容必须靠近芯片对应引脚放置，且满足“先大后小”的原则，即小电容值要优先靠近引脚；
2. 所有的V11_RUN引脚必须短接，且不得连接其他接口或用于其他用途；
3. VDD25不得连接其他接口或用于其他用途。

2.4. 时钟

- 4至40 MHz高速晶体振荡器（HXTAL）
- 48 MHz内部高速RC振荡器（IRC48M）
- 32.768 KHz外部低速晶体振荡器（LXTAL）
- 40 KHz内部低速RC振荡器（IRC40K）
- PLL时钟源可选HXTAL或IRC48M
- 时钟监视器
- 时钟频率监视器

2.4.1. 外部高速晶体振荡时钟（HXTAL）

4到40MHz的外部振荡器可为系统提供更为精确的主时钟。带有特定频率的晶体必须靠近两个HXTAL的引脚。和晶体连接的外部电阻和电容必须根据所选择的振荡器来调整。HXTAL还可以使用旁路输入的模式来输入时钟源（1-50MHz有源晶振）。旁路输入时，信号接至OSCIN，OSCOUT保持悬空状态，软件上需要打开HXTAL的Bypass功能（RCU_CTL的HXTALBPS和HXTAKEN位置‘1’）。

图 2-4. HXTAL 外部晶体电路





图 2-5. HXTAL 外部时钟电路

**注意：**

1. 使用旁路输入时，信号从OSCIN输入，OSCOUT保持悬空状态；
2. 关于外部匹配电容大小可参考公式： $C_1 = C_2 = 2 * (C_{LOAD} - C_s)$ ，其中 C_s 为PCB和MCU引脚的杂散电容，典型值为10pF。推荐选用外部高速晶体时，尽量选择晶体负载电容在20pF左右的，这样外部所接匹配电容 C_1 和 C_2 电容值为20pF即可，且PCB布线时尽可能近地靠近晶振引脚；
3. C_s 为PCB板走线及IC引脚上的寄生电容，当晶体离MCU越近， C_s 越小，反之越大。所以，在实际应用中，当晶体离MCU较远导致晶体工作异常时，可适当减小外部匹配电容；
4. 精度：外部有源晶振 > 外部无源晶体 > IRC48M；
5. 正常使用有源晶振，会打开Bypass，此时要求高电平不低于0.7V_{DDA}，低电平不大于0.3V_{DDA}。如不打开Bypass，对有源晶振的振幅幅值要求会大大降低；
6. 谐振器与MCU时钟引脚连接的走线可能会应为PCB布局布线的空间限制导致连接到OSCOUT和OSCIN两个引脚的走线长度不一致。这会使两条PCB走线引入的杂散电容不一致，从而导致谐振器两边的负载电容在取值时不能相等，需要存在差值以匹配实际的PCB板。对于这种情况建议联系谐振器厂家测算实际的数值；
7. 通过使用控制寄存器（RCU_CTL）中的HXTALSCAL位选择HXTAL频率范围。如果HXTAL频率高于8MHz，则必须将HXTALSCAL位置1；
8. 更多细节内容请参考《AN052 GD32 MCU 基于谐振器的时钟电路》。

2.4.2. 外部低速晶体振荡时钟（LXTAL）

LXTAL晶体是一个32.768kHz的低速外部晶体或陶瓷谐振器。它为实时时钟电路提供一个低功耗且精确的时钟源。LXTAL时钟可以通过设置备份域控制寄存器（RCU_BDCTL）中的LXTALEN位被启动和关闭。备份域控制寄存器（RCU_BDCTL）中的LXTALSTB位用来指示LXTAL时钟是否稳定。如果时钟中断寄存器RCU_INT中的相应中断使能位LXTALSTBIE被置‘1’，在LXTAL稳定以后，将产生一个中断。

将备份域控制寄存器RCU_BDCTL的LXTALBPS和LXTALEN位置‘1’可以选择外部时钟旁路模式。CK_LXTAL与连到OSC32IN脚上外部时钟信号一致。

图 2-6. LXTAL 外部晶体电路





图2-7. LXTAL外部时钟电路

**注意：**


1. 使用旁路输入时，信号从OSC32IN输入，OSC32OUT保持悬空状态；
2. 关于外部匹配电容大小可参考公式： $C_1=C_2=2*(C_{LOAD}-C_S)$ ，其中 C_S 为PCB和MCU引脚的杂散电容，经验值在2pF ~ 7pF之间，建议以5pF为参考值计算。推荐选用外部晶体时，尽量选择晶体负载电容在10pF左右的，这样外部所接匹配电容 C_1 和 C_2 电容值为10pF即可，且PCB Layout时尽可能近地靠近晶振引脚；
3. MCU可以设置LXTAL的驱动能力，若实际调试过程中，发现外部低速晶体难以起振，可尝试将LXTAL的驱动能力调整为高驱动能力；
4. 谐振器与MCU时钟引脚连接的走线可能会应为PCB布局布线的空间限制导致连接到MCU两个晶振引脚的走线长度不一致。这会使两条PCB走线引入的杂散电容不一致，从而导致谐振器两边的负载电容在取值时不能相等，需要存在差值以匹配实际的PCB板。对于这种情况建议联系谐振器厂家测算实际的数值；
5. 更多细节内容请参考《AN052 GD32 MCU基于谐振器的时钟电路》。

2.5. 典型外设模块

2.5.1. GPIO

最多可支持216个通用I/O引脚（GPIO），分别为PA0 ~ PA15，PB0 ~ PB15，PC0 ~ PC13，PD0 ~ PD15，PE0 ~ PE15，PF0 ~ PF15，PG0 ~ PG15，PH2 ~ PH15，PI0 ~ PI15，PJ0 ~ PJ15，PK0 ~ PK15，PL0 ~ PL15，PM0 ~ PM15，PN0 ~ PN11。PC14和PC15只支持数字输入和模拟功能。各片上设备用其来实现逻辑输入/输出功能。每个GPIO端口有相关的控制和配置寄存器以满足特定应用的需求。每个引脚都可以通过寄存器独立配置，GPIO口的基本结构详见下图：

图 2-8. 标准 IO 的基本结构

**注意：**

1. 在复位期间或复位之后，备用功能并未激活，大部分GPIO端口都被配置成模拟模式。但是复位后，JTAG/SWD为输入PU/PD模式；
2. 为提高EMC性能，未使用的IO口引脚建议硬件上拉或者是下拉。

2.5.2. ADC

GD32A711_A712xx系列内部集成了一个12位的SAR ADC。ADC0和ADC1有34个多路复用通道，可以转换24个外部通道，4个外部扩展通道（可连接32个外部通道）和6个内部通道的模拟信号（2个内部DAC通道（ V_{DAC_OUT0} 和 V_{DAC_OUT1} ），1个内部温度传感器输入通道（ V_{SENSE} ），1个内部参考电压输入通道（ V_{REFINT} ），2个内部预采样通道和自检通道（ V_{REFP} 和 V_{REFN} ））。


模拟看门狗允许应用程序来检测输入电压是否超出用户设定的高低阈值。各种通道的A/D转换可以配置成单次和连续转换模式。ADC转换的结果可以按照左对齐或右对齐的方式存储在16位数据寄存器中。片上的硬件过采样机制可以通过减少来自MCU的相关计算负担来提高性能。

温度传感器体现的是温度的变化，并不适合测量绝对温度。如果需要测量精确的温度，必须使用一个外置的温度传感器。内部参考电压 V_{REFINT} 提供了一个稳定的电压输出（1.2V）给到ADC。

如果在使用过程中，ADC采集外部输入电压，若采样数据波动较大，可能是由于电源波动引起的干扰，可通过采样内部 V_{REFINT} 进行校准，反推外部采样电压。

设计ADC电路时，建议在ADC输入管脚处放置个小电容，建议放置一个 $C_{IN} = 500pF$ 的小电容即可。

图 2-9. ADC 采集电路设计



$f_{ADC} = 16\text{MHz}$ 时，输入阻抗和采样周期关系如下，为了获得较好的转换结果，使用过程中，建议尽量降低 f_{ADC} 的频率，采样周期尽量选较大的值，外部电路设计时也尽量减小输入阻抗，必要时采用运放跟随来降低输入阻抗。

表 2-6. $f_{ADC}=16\text{MHz}$ 采样周期与外部输入阻抗关系

T_s (cycles)	t_s (us)	$R_{AIN\ max}$ (K Ω)
2.5	0.156	0.58
14.5	0.906	7.25
27.5	1.718	14.47
55.5	3.468	30.02
83.5	5.218	45.58
111.5	6.968	61.13
143.5	8.968	78.91
479.5	29.968	265.54
640.5	40.031	354.97

2.5.3. QSPI

QSPI 是一种专用于和 Flash 存储器通信的接口，可以支持单线，双线，四线 SPI Flash。它可以运行在普通模式、读轮询模式和内存映射模式，QSPI 使用 7 根信号线和外部 flash 存储器连接。


表 2-7. QSPI 信号线描述

引脚	方向	描述
CSN	O	片选输出（低电平有效）
SCK	O	时钟输出
IO0 / SO	I / O	单线模式：数据输出 双线模式：数据输入或输出 四线模式：数据输入或输出
IO1 / SI	I / O	单线模式：数据输入 双线模式：数据输入或输出 四线模式：数据输入或输出
IO2	I / O	单线模式：连接 flash 的 WP 引脚，控制“写保护”功能

引脚	方向	描述
		双线模式：连接 flash 的 WP 引脚，控制“写保护”功能 四线模式：数据输入或输出
IO3	I / O	单线模式：连接 flash 的 HOLD 引脚，控制“保持”功能 双线模式：连接 flash 的 HOLD 引脚，控制“保持”功能 四线模式：数据输入或输出
DQS	I	数据选通信号

2.5.4. CAN

图 2-10. CAN 设备连接示意图



注意：

1. 每个设备通过 CAN 收发器挂载在 CAN 总线网络上；
2. CAN_H 和 CAN_L 两端各添加一个 120Ω 终端电阻。

2.5.5. DAC

GD32A71x_A72x_A74x 系列 MCU 的数字/模拟转换器可以将 12 位的数字数据转换为外部引脚上的电压输出。数据可以采用 8 位或 12 位模式，左对齐或右对齐模式。当使能了外部触发，DMA 可被用于更新输入端数字数据。在输出电压时，可以利用使能 DAC 输出缓冲区来获得更高的驱动能力。

为了安全机制，DAC 支持 DAC-CMP 环路测试和 DAC-ADC 环路测试

表 2-8. DAC 相关引脚描述


名称	描述	信号类型
VDDA	模拟电源	输入，模拟电源
VSSA	模拟电源地	输入，模拟电源地
VREFP	DAC 正参考电压	输入，模拟正参考电压
DACy_OUT0	DAC 模拟输出	模拟输出信号

在使能 DAC 模块前，GPIO 口（PI9 对应 DAC0，PI10 对应 DAC1）应配置为模拟模式。

2.5.6. 待机模式唤醒电路

待机模式唤醒可通过 WKUP 引脚上升沿唤醒，WKUP0-WKUP60 为唤醒输入引脚，并且配置对应引脚的 EXTI 触发源（EXTI42-EXTI101，EXTI18）参考电路设计如下：

图 2-11. 推荐待机外部唤醒引脚电路设计



注意：WKUP 引脚不可配置为模拟输入模式

2.6. 下载调试电路

GD32A711/A712xxxxxB 系列内核支持 JTAG 调试接口与 SWD 调试接口。JTAG 接口标准为 20 针接口，JTAG 调试提供四个引脚的接口：JTAG 时钟引脚（JTCK），JTAG 模式选择引脚（JTMS），JTAG 数据输入引脚（JTDI），JTAG 数据输出引脚（JTDO）。串行调试（SWD）提供两个引脚的接口：数据输入输出引脚（SWDIO）和时钟引脚（SWCLK）。SWD 调试接口的两个引脚与 JTAG 调试接口的两个引脚复用，SWDIO 和 JTMS 复用，SWCLK 和 JTCK 复用。

当异步跟踪功能开启时，JTDO 引脚也用作异步跟踪数据输出（TRACESWO）。

默认复位后使用四个引脚的 JTAG 调试。如果切换到 SWD 调试模式，PA15/PB3 释放作为普通 GPIO 功能。如果 JTAG 和 SWD 调试功能都没有使用，这四个引脚都释放作为普通 GPIO 功能。

注意：复位后，调试相关端口为输入 PU/PD 模式，其中：

PA15：JTDI 为上拉模式；

PA14：JTCK / SWCLK 为下拉模式；

PA13：JTMS / SWDIO 为上拉模式；

PB3：JTDO 为输出模式；

表 2-9. JTAG 下载调试接口分配

备用功能	GPIO 端口	电源域
JTDI	PA15	VDDA
JTCK	PA14	
JTMS	PA13	
JTDO	PB3	

图 2-12. 推荐 JTAG 接线参考设计





表 2-10. SWD 下载调试接口分配

备用功能	GPIO 端口
SWDIO	PA13
SWCLK	PA14

图 2-13. 推荐 SWD 接线参考设计




有以下几种方式可以提高 SWD 下载调试通信的可靠性，增强下载调试的抗干扰能力。

1. 缩短 SWD 两个信号线长度，最好 15cm 以内；
2. 建议 SWDIO、SWCLK 和 GND 使用双绞线；
3. 在 SWD 两根信号线对地各并几十 pF 小电容；
4. SWD 两根信号线任意 IO 串入 100Ω~1kΩ 电阻。

2.7. 参考原理图设计

图 2-14. GD32A711/A712xxxxxB 系列推荐参考原理图设计



3. PCB 布线设计

为增强MCU的功能稳定性及EMC性能，不仅需要考虑到配套外围元器件性能，在PCB布线上也至关重要。另外，在条件允许的情况下，尽量选用有独立GND层和独立电源层的PCB设计方案，这样可以提供更好的EMC性能。如果条件不允许的情况下，无法提供独立的GND层和电源层，那也需要保证有一个良好的供电和接地设计，如尽量使得MCU下方GND平面的完整性等。

在有大功率或可产生强干扰的应用下，需要考虑将MCU远离这些强干扰源。

3.1. 电源去耦电路

GD32A711/A712xxxxxB系列电源有VDDA、VREFP、V11_RUN等电源脚，去耦电容位置尽可能地靠近电源引脚，且小电容值要优先靠近。外部电源走线要尽量经过电容后再到达MCU电源引脚，建议可通过靠近电容焊盘处打过孔的形式布线，参考[图3-1. 推荐电源引脚去耦布线设计](#)。

注意：推荐V11_RUN的去耦电容和引脚同层连接，2.2uF电容到V11_RUN引脚的寄生电感尽可能小，走线长度A请参考[图3-2. 同层连接走线长度推荐](#)。若V11_RUN引脚和2.2uF电容打孔相连，建议至少2个过孔（孔径12mil以上）或以上（孔径8mil以上），并通过铺铜的方式连接，可参考[图3-3. LQFP封装V11_RUN引脚2.2uF去耦电容布线参考设计](#)，[图3-4. BGA封装V11_RUN引脚2.2uF去耦电容布线参考设计](#)。此外V11_RUN引脚应在芯片的同层或者相邻层进行连线，线宽至少15mil以上。

图 3-1. 推荐电源引脚去耦布线设计




图 3-2. 同层连接走线长度推荐




图 3-3. LQFP 封装 V11_RUN 引脚 2.2uF 去耦电容布线参考设计






图 3-4. BGA 封装 V11_RUN 引脚 2.2uF 去耦电容布线参考设计



3.2. 时钟电路

当使用HXTAL（无源晶振）作为GD32A711/A712xxxxxB系列时钟源时，要求时钟电路（包括晶体或晶振及电容等）靠近MCU时钟引脚放置，且尽量时钟走线由GND包裹起来。

图 3-5. 推荐时钟引脚 Layout 设计（无源晶体）



注意：

1. 晶体尽量靠近MCU时钟引脚，匹配电容等尽量靠近晶体；
2. 整个电路尽量与MCU在同层，走线尽量不要穿层；
3. 时钟电路PCB区域尽量禁空，不走任何与时钟无关走线；
4. 大功率、强干扰风险器件及高速走线尽量远离时钟晶体电路；
5. 时钟线进行包地处理，以起到屏蔽效果。

3.3. QSPI 电路


PCB数据走线的长度和时间延迟应与时钟线相同，这样可以保持数据传输的正确时序，信号走线可以通过阻抗控制来减少信号反射。同时应避免90°拐角布线，建议对拐角进行平滑处理。为了进一步改善信号完整性，应尽量保持信号走线在同一层，所有的信号走线应具有连续且完整的GND参考平面。

1. 有条件的话可以将时钟信号与其他信号走线保持3倍走线宽度距离，有助于保持时钟信号不受串扰影响；
2. 整个信号路径上尽量减少使用过孔，每个过孔旁应该有一个接地过孔；
3. 时钟走线避免使用蛇形布线。

3.4. 复位电路

NRST走线PCB布线参考如下：

图 3-6. 推荐 NRST 布线设计



注意：复位电路阻容等尽可能地靠近MCU NRST引脚，且NRST走线尽量远离强干扰风险器件及高速走线等，条件允许的话，最好将NRST走线做包地处理，以起到更好的屏蔽效果。

4. 封装说明

GD32A711/A712xxxxxB 系列共有4种封装形式，分别为LQFP64、LQFP100、LQFP144、LQFP176。

表 4-1. 封装型号说明

产品系列	内核类型	产品型号	封装
GD32A711/A712xxxxxB	Cortex-M7	GD32A711BRT3TB	LQFP64(10x10, 0.5pitch)
		GD32A711BVT3TB	LQFP100(14x14, 0.5pitch)
		GD32A711BZT3TB	LQFP144(20x20, 0.5pitch)
		GD32A712BVT3TB	LQFP100(14x14, 0.5pitch)
		GD32A712BZT3TB	LQFP144(20x20, 0.5pitch)
		GD32A712BIT3TB	LQFP176(24x24, 0.5pitch)
		GD32A711ART3TB	LQFP64(10x10, 0.5pitch)
		GD32A711AVT3TB	LQFP100(14x14, 0.5pitch)
		GD32A711CVT3TB	LQFP100(14x14, 0.5pitch)
		GD32A711AZT3TB	LQFP144(20x20, 0.5pitch)
		GD32A712AVT3TB	LQFP100(14x14, 0.5pitch)
		GD32A712AZT3TB	LQFP144(20x20, 0.5pitch)
		GD32A712AIT3TB	LQFP176(24x24, 0.5pitch)

(尺寸单位为毫米mm)

5. 版本历史

表 5-1. 版本历史

版本号.	说明	日期
0.0	首次发布	2025 年 06 月
0.1	更新 CPN 信息	2025 年 07 月
0.2	新增典型外设模块描述	2025 年 10 月

弘永盛

Important Notice

This document is the property of GigaDevice Semiconductor Inc. and its subsidiaries (the "Company"). This document, including any product of the Company described in this document (the "Product"), is owned by the Company according to the laws of the People's Republic of China and other applicable laws. The Company reserves all rights under such laws and no Intellectual Property Rights are transferred (either wholly or partially) or licensed by the Company (either expressly or impliedly) herein. The names and brands of third party referred thereto (if any) are the property of their respective owner and referred to for identification purposes only.

To the maximum extent permitted by applicable law, the Company makes no representations or warranties of any kind, express or implied, with regard to the merchantability and the fitness for a particular purpose of the Product, nor does the Company assume any liability arising out of the application or use of any Product. Any information provided in this document is provided only for reference purposes. It is the sole responsibility of the user of this document to determine whether the Product is suitable and fit for its applications and products planned, and properly design, program, and test the functionality and safety of its applications and products planned using the Product. The Product is designed, developed, and/or manufactured for ordinary business, industrial, personal, and/or household applications only, and the Product is not designed or intended for use in (i) safety critical applications such as weapons systems, nuclear facilities, atomic energy controller, combustion controller, aeronautic or aerospace applications, traffic signal instruments, pollution control or hazardous substance management; (ii) life-support systems, other medical equipment or systems (including life support equipment and surgical implants); (iii) automotive applications or environments, including but not limited to applications for active and passive safety of automobiles (regardless of front market or aftermarket), for example, EPS, braking, ADAS (camera/fusion), EMS, TCU, BMS, BSG, TPMS, Airbag, Suspension, DMS, ICMS, Domain, ESC, DCDC, e-clutch, advanced-lighting, etc.. Automobile herein means a vehicle propelled by a self-contained motor, engine or the like, such as, without limitation, cars, trucks, motorcycles, electric cars, and other transportation devices; and/or (iv) other uses where the failure of the device or the Product can reasonably be expected to result in personal injury, death, or severe property or environmental damage (collectively "Unintended Uses"). Customers shall take any and all actions to ensure the Product meets the applicable laws and regulations. The Company is not liable for, in whole or in part, and customers shall hereby release the Company as well as its suppliers and/or distributors from, any claim, damage, or other liability arising from or related to all Unintended Uses of the Product. Customers shall indemnify and hold the Company, and its officers, employees, subsidiaries, affiliates as well as its suppliers and/or distributors harmless from and against all claims, costs, damages, and other liabilities, including claims for personal injury or death, arising from or related to any Unintended Uses of the Product.

Information in this document is provided solely in connection with the Product. The Company reserves the right to make changes, corrections, modifications or improvements to this document and the Product described herein at any time without notice. The Company shall have no responsibility whatsoever for conflicts or incompatibilities arising from future changes to them. Information in this document supersedes and replaces information previously supplied in any prior versions of this document.